Chipdesigner-Titel: Das sind die heimlichen Gewinner der Halbleiter-Booms

von Klaus Schachinger, Euro am Sonntag

Es ist die Welt von Molekülen aus Kohlenstoffatomen mit einem Durchmesser von gerade mal einem Nanometer. So mini sind auch die Leiterbahnen in der kleinsten Chipdimension, in die Spezialisten des weltweit führenden Chipauftragsfertigers Taiwan Semiconductor (TSMC) nun im Verbund mit Forschern der National University of Taiwan und dem Massachusetts Institute of Technology vorgedrungen sind.

Mit ihrem wissenschaftlichen Durchbruch, der im Mai in der Fachzeitschrift "Nature" veröffentlicht wurde, erreichen die Forscher die physikalischen Grenzen von Chipgrößen. Ein Nanometer entspricht einem Millionstel Millimeter. Dagegen wirkt ein menschliches Haar mit 0,04 bis 0,1 Millimetern Dicke gewaltig. Ob und wann Ein-Nanometer- Chips entwickelt werden, bleibt jedoch noch offen.

Sicher ist dagegen, dass TSMC noch in diesem Jahr die Produktion von Vier-Nanometer-Chips starten wird und im nächsten Jahr erstmals Halbleiter mit drei Nanometern fertigen will. Je kleiner die Durchmesser der Leiterbahnen sind, desto mehr Transistoren werden auf der gleichen Fläche untergebracht, um die Leistung des Chips zu steigern. Transistoren sind die Basiskomponenten der Halbleiter. Die von Intel-Mitgründer Gordon Moore vor mehr als 50 Jahren formulierte Gesetzmäßigkeit, wonach sich die Anzahl der Transistoren auf gleicher Chipfläche alle zwei Jahre verdoppelt, gilt bis heute - noch. Denn bei kleineren Strukturen als fünf Nanometer stößt diese Entwicklung inzwischen an physikalische Grenzen.

Was sich weiterentwickelt, sind die komplexen Architekturen auf den elektronischen Bausteinen, sodass Chips mehr Aufgaben mit geringerem Energieverbrauch absolvieren können. Fünf-Nanometer-Chips sind der aktuelle Stand der Technik. Sie werden meist in Smartphones und in Netzwerkcomputern verbaut, wo der technologische Fortschritt in der Regel am größten ist.

Die Herrscher des Marktes

Die Hardware und Software, die für den virtuellen und später für den physischen Entwurf und das Testen von Chips notwendig sind, liefern US-Firmen wie Synopsys oder Cadence Design. Die beiden ähnlich großen digitalen Werkzeugmacher sammeln zusammen 62 Prozent der weltweiten Erlöse mit Hard- und Software für sogenanntes Electronic Design Automation (EDA) ein. Im vergangenen Jahr war das ein Markt von 7,6 Milliarden Dollar Umsatz und knapp sieben Prozent jährlichem Wachstum. Die Nummer 3 in diesem Geschäft, die US-Firma Mentor Graphics, gehört seit 2017 zur Digitalsparte von Siemens. Mit den beständig schrumpfenden Leiterbahndurchmessern ist bei Chip-Entwicklern auch Simulationssoftware immer stärker gefragt, um Kosten zu sparen. Hier dominiert die US-Firma Ansys.

Mit regelmäßigen Zukäufen während der vergangenen Jahre haben Synopsis, Cadence und Ansys ihr Know-how kontinuierlich erweitert. Sie leisteten sich Übernahmen in Serie, weil sie in ihren Nischenmärkten dominieren und somit überdurchschnittlich hohe operative Margen einfahren und über ausreichend Mittelzuflüsse verfügen, um die Deals zu finanzieren. Der Free Cashflow von Synopys erreicht im laufenden Jahr voraussichtlich 1,3 Milliarden Dollar. Cadence und Ansys sind in ähnlich komfortablen Situationen. Mit regelmäßigen Übernahmen von aufstrebenden Spezialisten in den verschiedenen Bereichen sichern sich die Marktführer zudem gegen Neu- und Quereinsteiger in ihren Bereichen ab.

Von neuen Konkurrenten weitgehend unbehelligt, nutzen die drei Unternehmen den Nachfrageschub durch digitale Trends wie den Mobilfunkstandard 5G, das Internet der Dinge oder den Wandel der Autos zu Computern auf Rädern. Dass die Kosten für die Entwicklung von Halbleitern vor allem bei elektronischen Bausteinen mit Leiterbahndurchmessern ab zehn Nanometer und kleiner deutlich anziehen, sind ein zusätzlicher Impuls für die Geschäfte des Trios.

Die Kosten für die Entwicklung eines Halbleiters mit größeren Leiterbahndurchmessern zwischen 16 und 65 Nanometern, der häufig in Autos sowie Anlagen und Maschinen in der Industrie eingesetzt wird, liegt laut Angaben der Marktforscher von IBS zum Teil deutlich unter der Marke von 145 Millionen Dollar. Ab zehn Nanometer Durchmesser und kleiner legt der finanzielle Aufwand rasant zu - auf über 500 Millionen Dollar pro Chip.

Außerhalb der Halbleiterbranche entwickeln bei diesen Chips mit besonders kleiner Architektur vor allem Technologieriesen wie Apple, Alphabet und Microsoft ihre eigenen Chips. So können sie die Bausteine besser an ihre spezifischen Anforderungen, etwa die Datenanalyse, anpassen. Den Herstellern der digitalen Werkzeuge bringt das zusätzliches Geschäft. Die Entwicklung ist jedoch nicht auf die kleinste Dimension von Chips beschränkt. So nahm der weltweit größte Autozulieferer Bosch jüngst eine moderne Chip-Fertigung auf großen 300-Millimeter-Siliziumscheiben in Betrieb, um sein Geschäft mit Halbleitern und Sensoren auszubauen.

Präzision und Geschwindigkeit sind in der Entwicklung von Chips wichtig. Um das Design zu beschleunigen, bietet Synopsys auch Patentblöcke an. Das Geschäft spielt ein Viertel der Erlöse ein. Künstliche Intelligenz (KI) in EDA-Software für den Entwurf von Mikroelektronik macht die wichtigsten Produkte von Cadence und Synopsys effizienter. Der weltweit zweitgrößte Hersteller von Autochips, Renesas, nutzt solche KI-Komponenten in EDA-Programmen, um die Entwicklung seiner Chips zu beschleunigen und deren Energieverbrauch zu optimieren.

Die hohen Eintrittsbarrieren schützen die großen digitalen Werkzeugmacher der Chipindustrie und sichern ihren Anteil am Fortschritt - davon profitieren auch ihre Aktionäre.

---

INVESTOR-INFO

________________________________